

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **10334809 A**

(43) Date of publication of application: **18.12.98**

(51) Int. Cl

H01J 11/02

C03C 17/245

H01J 9/02

(21) Application number: **08141348**

(22) Date of filing: **30.05.97**

(71) Applicant:

FUJITSU LTD

(72) Inventor:

**NAKAHARA HIROYUKI
KATAYAMA TAKASHI
IWASAKI KAZUHIDE
ISHIMOTO MANABU
IWASE NOBUHIRO
HIDAKA SOICHIRO
MOCHIZUKI AKIHIRO**

(54) PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To enhance display quality by reducing the rate of occurrence of black noise that a cell to be lighted is not lighted.

SOLUTION: In a matrix display type PDP, in which the first and second electrodes composing a main pair of

electrodes are coated with insulating layers with respect to a discharge gas, a magnesium oxide film which has an impedance in the range of 230-330 k Ω per square centimeter at 100 Hz, or a magnesium oxide film which contains silicon at a rate within the range of 500-10000 wt. ppm is provided as a surface layer at least contacting the discharge gas among the insulating layers.

COPYRIGHT: (C)1998,JPO

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-334809

(43)公開日 平成10年(1998)12月18日

(51)Int.Cl.⁶

H 01 J 11/02
C 03 C 17/245
H 01 J 9/02

識別記号

F I

H 01 J 11/02
C 03 C 17/245
H 01 J 9/02

B
A
F

審査請求 有 請求項の数10 O L (全 9 頁)

(21)出願番号

特願平9-141348

(22)出願日

平成9年(1997)5月30日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番
1号

(72)発明者 中原 裕之

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(72)発明者 片山 貴志

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(74)代理人 弁理士 久保 幸雄

最終頁に続く


(54)【発明の名称】 プラズマディスプレイパネル及びプラズマ表示装置

(57)【要約】

【課題】点灯すべきセルが点灯しない黒ノイズの発生率を低減し、表示品質を高めることを目的とする。

【解決手段】主電極対を構成する第1及び第2の電極が絶縁層で放電ガスに対して被覆されたマトリクス表示形式のPDPにおいて、絶縁層のうちの少なくとも放電ガスと接する表層として、その1平方センチメートル当たりの100Hzにおけるインピーダンスが230~330kΩの範囲内の値である酸化マグネシウム膜、又は珪素を500~10000重量ppmの範囲内の割合で含んだ酸化マグネシウム膜を設ける。

珪素の含有量と画質との関係を示すグラフ



【特許請求の範囲】

【請求項1】主電極対を構成する第1及び第2の電極が絶縁層で放電ガスに対して被覆されたマトリクス表示形式のプラズマディスプレイパネルであって、前記絶縁層のうちの少なくとも前記放電ガスと接する表層として酸化マグネシウム膜が設けられ、その1平方センチメートル当たりの100Hzにおけるインピーダンスが230～330kΩの範囲内の値であることを特徴とするプラズマディスプレイパネル。

【請求項2】前記酸化マグネシウム膜は、原子価が3以上の元素を含んでいる

請求項1記載のプラズマディスプレイパネル。

【請求項3】前記酸化マグネシウム膜は、珪素及びアルミニウムのうちの少なくとも一方を含んでいる

請求項1記載のプラズマディスプレイパネル。

【請求項4】主電極対を構成する第1及び第2の電極が絶縁層で放電ガスに対して被覆されたマトリクス表示形式のプラズマディスプレイパネルであって、前記絶縁層のうちの少なくとも前記放電ガスと接する表層として、珪素を500～10000重量ppmの範囲内の割合で含んだ酸化マグネシウム膜が設けられたことを特徴とするプラズマディスプレイパネル。

【請求項5】ペレット状の酸化マグネシウムとペレット状又はパウダ状の不純物化合物とを混合して同時に加熱する蒸着法によって前記酸化マグネシウム膜を形成することを特徴とする請求項1乃至請求項4のいずれかに記載のプラズマディスプレイパネルの製造方法。

【請求項6】パウダ状の酸化マグネシウムとパウダ状の不純物化合物との混合物の焼結体を加熱する蒸着法によって前記酸化マグネシウム膜を形成することを特徴とする請求項1乃至請求項4のいずれかに記載のプラズマディスプレイパネルの製造方法。

【請求項7】パウダ状の酸化マグネシウムとパウダ状の不純物化合物との混合物の焼結体をターゲットとするスパッタリングによって前記酸化マグネシウム膜を形成することを特徴とする請求項1乃至請求項4のいずれかに記載のプラズマディスプレイパネルの製造方法。

【請求項8】前記第1及び第2の電極が同一面上に配列され、前記第1及び第2の電極と交差する第3の電極を有した請求項1又は請求項4記載のプラズマディスプレイパネルと、

自己消去放電によって画面全体の帶電分布を初期化した後にアドレッシングとサステインとを行う駆動方法の実現手段であって、初期化期間において前記第1の電極と第2の電極との間にリセット電圧を印加し、アドレス期間において前記第2の電極と第3の電極との間にアドレス電圧を印加し、サステイン期間において前記第1の電極と第2の電極との間にサステイン電圧を印加する駆動装置と、を備えたことを特徴とするプラズマ表示装置。

【請求項9】基板上に、複数対の面放電用電極、それら

面放電用電極を覆う誘電体層、当該誘電体層の表面を覆う保護膜を形成してなるプラズマディスプレイパネル用基板構体であって、

前記保護膜は、その1平方センチメートル当たりの100Hzにおけるインピーダンスが230～330kΩの範囲内の値である酸化マグネシウム膜からなることを特徴とするプラズマディスプレイパネル用基板構体。

【請求項10】基板上に、複数対の面放電用電極、それら面放電用電極を覆う誘電体層、当該誘電体層の表面を覆う保護膜を形成してなるプラズマディスプレイパネル用基板構体であって、

前記保護膜は、珪素を500～10000重量ppmの範囲内の割合で含んだ酸化マグネシウム膜からなることを特徴とするプラズマディスプレイパネル用基板構体。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、マトリクス表示方式のAC型プラズマディスプレイパネル(Plasma Display Panel: PDP)に関し、特に画面に沿った放電を生じさせる面放電形式のPDPに好適である。

【0002】近年、PDPは、カラー画面の実用化を機にテレビジョン映像やコンピュータのモニターなどの用途で広く用いられるようになってきた。ハイビジョン用の大画面フラット型デバイスとしても注目されている。

【0003】マトリクス表示方式のPDPにおいて、表示素子であるセルの点灯状態の維持(サステイン)にメモリ効果が利用されている。AC型PDPは、電極を誘電体で被覆することにより構造的にメモリ機能を有するように構成されている。すなわち、AC型PDPによる表示に際しては、点灯(発光)すべきセルのみに壁電荷を蓄積させるライン順次のアドレッシングを行い、その後に全てのセルに対して一斉に交番極性の電圧(サステイン電圧)を印加する。サステイン電圧は放電開始電圧より低い所定の電圧である。壁電荷の存在するセルでは、壁電圧がサステイン電圧に重畳するので、セルに加わる実効電圧が放電開始電圧を越えて放電が生じる。サステイン電圧の印加周期を短くすれば、見かけの上で連続的な点灯状態が得られる。

【0004】

【従来の技術】商品化されている面放電形式のPDPでは、マトリクス表示のライン毎に画面の全長にわたって延びる一対のサステイン電極(第1及び第2の電極)が平行に配置され、列毎にアドレス電極(第3の電極)が配置されている。各ラインにおけるサステイン電極間隙は“放電スリット”と呼称されており、その幅は200～250ボルト程度の実効電圧の印加で面放電が生じる値(例えば50～100μm)に選定されている。一方、隣接するラインどうしの間におけるサステイン電極間隙は“逆スリット”と呼称されている。逆スリットの幅は放電スリットよりも十分に大きい値に選定されてい

る。すなわち、逆スリットを隔てて並ぶサステイン電極どうしの間での面放電が防止されている。このように、放電スリット及び逆スリットを設けてサステイン電極を配列することにより、各ラインを選択的に発光させることができる。

【0005】サステイン電極を被覆する誘電体層（例えば低融点ガラス）の表面には、放電時のイオン衝撃の影響を軽減する耐スパッタ性の保護膜が設けられている。保護膜は放電ガスと接することから、その材質及び膜質が放電特性に大きな影響を与える。一般に、保護膜材料として酸化マグネシウム（MgO：マグネシア）が用いられている。MgOは耐スパッタ性に優れ且つ二次電子放出係数の大きい絶縁物である。つまり、MgOを用いることによって放電開始電圧が下がって駆動が容易になる。従来では、ペレット状のMgOを材料とする真空蒸着によって誘電体層の表面に1μm程度の厚さのMgO膜が形成されていた。

【0006】表示に際しては、ある画像のサステインの終了から次の画像のアドレッシングまでの間に、画面全体の帯電分布の初期化（リセット）が行われる。具体的には、アドレッシングに先立って、放電開始電圧を越える波高値のリセットパルスを全てのラインのサステイン電極対に対して一斉に印加する。リセットパルスの前縁で面放電が生じ、各セルにサステイン時よりも大量の壁電荷が帯電する。リセットパルスの後縁で壁電圧のみによる自己放電が生じ、ほとんどの壁電荷が中和して消失する。つまり、画面の全体にわたって誘電体がほぼ非帯電状態となる。なお、自己放電によらず、以前に選択的に帯電させたセルのみにおいて消去放電を生じさせて初期化することも可能はあるが、その場合は初期化のためのアドレッシングが必要であり、表示の切換えの所要時間が延びてしまう。

【0007】

【発明が解決しようとする課題】従来においては、“黒ノイズ”と呼称される表示の乱れが生じるという問題があった。黒ノイズは、点灯すべきセル（選択セル）が点灯しない現象であり、画面のうちの点灯領域と非点灯領域との境界で生じ易い。1つのライン又は1つの列における複数の選択セルの全てが点灯しないというものではなく、発生部位が点在することから、黒ノイズの原因是アドレス放電が生じないか又は生じても強度が足りないアドレスミスであると言える。

【0008】アドレスミスの原因としては、逆スリットにおける壁電荷の残留が考えられる。リセットパルスによる面放電が過剰に拡がって逆スリットにも壁電荷が帯電した場合、その後に自己消去放電が生じても放電スリットから遠い逆スリットに在る壁電荷は残留する。この残留電荷によってアドレッシングの実効電圧が下がり、アドレスミスが起こる。近傍のセルが選択セルであれば、近傍のセルでのアドレス放電による空間電荷がプライ

ミング効果に寄与するので、アドレスミスは起こりにくい。これに対して、上述の境界のように近傍のセル（特にスキャニングの前方側）が非選択セルである場合では、プライミング効果が生じないので、アドレスミスが起こり易い。

【0009】本発明は、点灯すべきセルが点灯しない黒ノイズの発生率を低減し、表示品質を高めることを目的としている。

【0010】

10 【課題を解決するための手段】サステイン放電のための誘電体の表面を特定の膜質の酸化マグネシウム膜で被覆することによって、放電特性を改善する。

【0011】酸化マグネシウム膜の膜質は、材料組成を含む成膜条件に依存する。製造ロット別の比較結果などから黒ノイズの発生の度合いが酸化マグネシウム膜の膜質に依存することが判明した。電気的性質を特定するためにインピーダンスを測定した。絶縁体の直流抵抗を正確に測定するのは極めて難しいからである。インピーダンスが一定範囲内の値である場合には黒ノイズの発生の度合いが小さく、インピーダンスが一定範囲より小さくても大きくて黒ノイズの発生の度合いは大きいという結果を得た。また、組成の分析を行った。珪素（Si）の含有量が一定範囲内の値である場合には黒ノイズの発生の度合いが小さいという結果を得た。ホウ素（B）、炭素（C）、カルシウム（Ca）については、黒ノイズの発生率の大きい試料と小さい試料との間で顕著な差異が無かった。珪素と同じくマグネシウムより原子価の大きい（3以上）の元素、特にイオン半径がマグネシウムに近い3a族又は4a族の元素の中に、珪素と同様の作用を呈するものがあると推定できる。

【0012】黒ノイズの原因であるアドレスミスが抑制される理由としては、二次電子の放出量が増大して残留電荷による実効電圧の低下が補われること、電荷の残留自体が軽減されること、残留電荷が速やかに消失することなどが考えられる。

【0013】請求項1の発明のPDPは、主電極対を構成する第1及び第2の電極が絶縁層で放電ガスに対して被覆されたマトリクス表示形式のPDPであって、前記絶縁層のうちの少なくとも前記放電ガスと接する表層として酸化マグネシウム膜が設けられ、その1平方センチメートル当たりの100Hzにおけるインピーダンスが230～330kΩの範囲内の値に特定されたものである。

【0014】請求項2の発明のPDPにおいて、前記酸化マグネシウム膜は原子価が3以上の元素を含んでいる。請求項3の発明のPDPにおいて、前記酸化マグネシウム膜は珪素及びアルミニウムのうちの少なくとも一方を含んでいる。

【0015】請求項4の発明のPDPは、主電極対を被覆する絶縁層のうちの少なくとも放電ガスと接する表層

として、珪素を500～10000重量ppmの範囲内の割合で含んだ酸化マグネシウム膜が設けられたものである。

【0016】請求項5の発明の方法は、ペレット状の酸化マグネシウムとペレット状又はパウダ状の不純物化合物とを混合して同時に加熱する蒸着法によって前記酸化マグネシウム膜を形成するPDPの製造方法である。

【0017】請求項6の発明の方法は、パウダ状の酸化マグネシウムとパウダ状の不純物化合物との混合物の焼結体を加熱する蒸着法によって前記酸化マグネシウム膜を形成するPDPの製造方法である。

【0018】請求項7の発明の方法は、パウダ状の酸化マグネシウムとパウダ状の不純物化合物との混合物の焼結体をターゲットとするスパッタリングによって前記酸化マグネシウム膜を形成するPDPの製造方法である。

【0019】請求項8の発明の装置は、前記第1及び第2の電極が同一面上に配列され、前記第1及び第2の電極と交差する第3の電極を有した請求項1又は請求項4記載の構成のPDPと、自己消去放電によって画面全体の帯電分布を初期化した後にアドレッシングとサステインとを行う駆動方法の実現手段であって、初期化期間において前記第1の電極と第2の電極との間にリセット電圧を印加し、アドレス期間において前記第2の電極と第3の電極との間にアドレス電圧を印加し、サステイン期間において前記第1の電極と第2の電極との間にサステイン電圧を印加する駆動装置と、を備えている。

【0020】請求項9の発明の物は、基板上に、複数対の面放電用電極、それら面放電用電極を覆う誘電体層、当該誘電体層の表面を覆う保護膜を形成してなるプラズマディスプレイパネル用基板構体であって、前記保護膜が、その1平方センチメートル当たりの100Hzにおけるインピーダンスが230～330kΩの範囲内の値である酸化マグネシウム膜からなるものである。

【0021】請求項9の発明のプラズマディスプレイパネル用基板構体においては、前記保護膜が、珪素を500～10000重量ppmの範囲内の割合で含んだ酸化マグネシウム膜からなる。

【0022】

【発明の実施の形態】図1は本発明に係るプラズマ表示装置100のブロック図である。プラズマ表示装置100は、マトリクス形式のカラー表示デバイスであるAC型のPDP1と、画面(スクリーン)を構成する多数のセルを選択的に点灯させるための駆動ユニット80となり、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。

【0023】PDP1は、一対のサステイン電極X、Yが平行配置された面放電形式のPDPであり、各セルにサステイン電極X、Yとアドレス電極Aとが対応する3電極構造の電極マトリクスを有している。サステイン電極X、Yは画面のライン方向(水平方向)に延び、一方

のサステイン電極Yはアドレッシングに際してライン単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Aは列単位にセルを選択するためのデータ電極であり、列方向(垂直方向)に延びている。

【0024】駆動ユニット80は、コントローラ81、フレームメモリ82、Xドライバ回路86、Yドライバ回路87、アドレスドライバ回路88、及び図示しない電源回路を有している。駆動ユニット80には外部装置から各ピクセルのRGBの輝度レベル(階調レベル)を示す多値の映像データDR、DG、DBが、各種の同期信号とともに入力される。映像データDR、DG、DBは、フレームメモリ82に一旦格納された後、コントローラ81によって各色毎にサブフレームデータDs fに変換され、再びフレームメモリ82に格納される。サブフレームデータDs fは、階調表示のために1フレームを分割した各サブフレームにおけるセルの点灯の要否を示す2値データの集合である。Xドライバ回路86はサステイン電極Xに対する電圧印加を担い、Yドライバ回路87はサステイン電極Yに対する電圧印加を担う。アドレスドライバ回路88は、フレームメモリ82から転送されたサブフレームデータDs fに応じて、アドレス電極Aに選択的にアドレス電圧を印加する。

【0025】次に、PDP1に適用する駆動方法を説明する。図2はフレーム分割の模式図であり、図3は駆動シーケンスを示す電圧波形図である。

【0026】セルの発光の2値制御によって階調再現を行うために、外部からの入力画像である時系列の各フレームFを、例えば6個のサブフレームsf1, sf2, sf3, sf4, sf5, sf6に分割する。各サブフレームsf1～sf6における輝度の相対比率が1：2：4：8：16：32となるように重み付けをして、各サブフレームsf1～sf6のサステインの発光回数を設定する。サブフレーム単位の発光の有無の組合せでRGBの各色毎にレベル「0」～「63」の64段階の輝度設定を行うことができるので、表示可能な色の数は64³となる。なお、サブフレームsf1～sf6を輝度の重みの順に表示する必要はない。例えば重みの大きいサブフレームsf6を表示期間の中間に配置するといった最適化を行うことができる。

【0027】図3のように、各サブフレームsf1～sf6に対して、リセット期間TR、アドレス期間TA、及びサステイン期間TSを割り当てる。リセット期間TR及びアドレス期間TAの長さは輝度の重みに係わらず一定であるが、サステイン期間TSの長さは輝度の重みが大きいほど長い。つまり、各サブフレームsf1～sf6の表示期間の長さは互いに異なる。

【0028】リセット期間TRは、それ以前の点灯状態の影響を防ぐため、画面全体の壁電荷の消去(初期化)を行う期間である。全てのライン(ライン数はn)のサステイン電極Xに波高値が面放電開始電圧を越える正極

性のリセットパルス P_w を印加し、同時に背面側の帯電とイオン衝撃を防ぐために全てのアドレス電極 A に正極性のパルスを印加する。リセットパルス P_w の立上がりに呼応して全てのラインで強い面放電が生じ、セル内に多量の壁電荷が生じる。壁電圧と印加電圧との相殺によって実効電圧が下がる。リセットパルス P_w が立下がると、壁電圧がそのまま実効電圧となって自己放電が生じ、全てのセルにおいてほとんどの壁電荷が消失し、画面全体が一様な非帶電状態となる。

【0029】アドレス期間 T_A は、アドレッシング（点灯／非点灯の設定）を行う期間である。サステイン電極 X を接地電位に対して正電位にバイアスし、全てのサステイン電極 Y を負電位にバイアスする。この状態で、先頭のラインから 1 ラインずつ順に各ラインを選択し、該当するサステイン電極 Y に負極性のスキャンパルス P_y を印加する。ラインの選択と同時に、サブフレームデータ $D_s f$ が示す点灯すべきセルに対応したアドレス電極 A に対して正極性のアドレスパルス P_a を印加する。選択されたラインにおいて、アドレスパルス P_a の印加されたセルでは、サステイン電極 Y とアドレス電極 A との間で対向放電が起こり、それが面放電に移行する。これら一連の放電がアドレス放電である。サステイン電極 X がアドレスパルス P_a と同極性の電位にバイアスされているので、そのバイアスでアドレスパルス P_a が打ち消され、サステイン電極 X とアドレス電極 A との間では放電は起きない。

【0030】サステイン期間 T_S は、階調レベルに応じた輝度を確保するために、設定された点灯状態を維持する期間である。不要の放電を防止するため、全てのアドレス電極 A を正極性の電位にバイアスし、最初に全てのサステイン電極 Y に正極性のサステインパルス P_s を印加する。その後、サステイン電極 X とサステイン電極 Y とに対して交互にサステインパルス P_s を印加する。サステインパルス P_s の印加毎に、アドレス期間 T_A において壁電荷の蓄積したセルで面放電が生じる。サステインパルス P_s の印加周期は一定であり、輝度の重みに応じて設定された個数のサステインパルス P_s が印加される。

【0031】図 4 は本発明の PDP 1 の内部構造を示す斜視図である。PDP 1 では、放電空間 30 を挟む基板対のうちの前面側のガラス基板 11 の内面に、画面の水平方向のセル列であるライン 1 毎に一対ずつサステイン電極 X, Y が配列されている。サステイン電極 X, Y は、それぞれが透明導電膜 41 と抵抗値を低減するための金属膜 42 とからなり、AC 駆動のための誘電体層 17 で被覆されている。誘電体層 17 の材料は PbO 系低融点ガラス（誘電率は約 10）である。誘電体層 17 の表面には保護膜として後述する膜質の MgO 膜 18 が被着されており、その膜厚は約 7000 Å である。誘電体層 17 及び MgO 膜 18 は透光性を有している。なお、

サステイン電極、誘電体層、保護膜の積層体が形成された基板は、プラズマディスプレイ用基板構体と呼称されている。背面側のガラス基板 21 の内面には、下地層 22、アドレス電極 A、絶縁層 24、隔壁 29、及びカラー表示のための 3 色（R, G, B）の蛍光体層 28 R, 28 G, 28 B が設けられている。各隔壁 29 は平面視において直線状である。これら隔壁 29 によって放電空間 30 がライン方向にサブピクセル（単位発光領域）毎に区画され、且つ放電空間 30 の間隙寸法が一定値（150 μm 程度）に規定されている。放電空間 30 には、ネオンに微量のキセノンを混合した放電ガスが充填されている。蛍光体層 28 R, 28 G, 28 B は、放電で生じた紫外線で局部的に励起されて所定色の可視光を放つ。

【0032】表示の 1 ピクセルはライン方向に並ぶ 3 つのサブピクセルで構成される。各サブピクセルの範囲内の構造体がセルである。隔壁 29 の配置パターンがストライプパターンであることから、放電空間 30 のうちの各列に対応した部分は、全てのラインに跨がって列方向に連続している。各列内のサブピクセルの発光色は同一である。

【0033】以上の構造の PDP 1 は、各ガラス基板 11, 21 について別個に所定の構成要素を設けて前面及び背面用の基板構体を作製し、両基板構体を重ね合わせて対向間隙の周縁を封止し、内部の排気及び放電ガスの充填を行う一連の工程によって製造される。その前面用の基板構体の作製において、MgO 膜 18 は、黒ノイズの低減に有効な膜質が得られるように選定された条件で成膜される。

【0034】以下、MgO 膜 18 の膜質について説明する。図 5 はインピーダンスの測定方法を示す図、図 6 は MgO 膜のインピーダンスと画質との関係を示すグラフである。

【0035】複数の電極基板を用意し、それぞれの表面に互いに異なる条件で MgO 膜を設けた。図 5 (A) のように、電極基板 91 は、50 mm × 60 mm のガラス板 92 の表面に、直径 20 mm の電極部 93a と引出し部 93b とからなる導電膜 93 を形成したものである。導電膜 93 の材質は、サステイン電極 X, Y を構成する透明導電膜 41 と同一の ITO である。電極部 93a の全体を一様に被覆するように、厚さが約 7000 Å の MgO 膜 95 を形成した後、図 5 (B) のように別の電極基板 91 を重ねて MgO 膜 95 を一対の導電膜 93 で挟み、LCR メータを用いて MgO 膜 95 のインピーダンスを測定した。MgO 膜 95 を挟む荷重を 7 kg/cm² とし、印加電圧を 1 V (実効値) とし、周波数を 100 Hz とした。

【0036】一方、インピーダンス測定のための複数の試料のそれぞれと同時に MgO 膜 18 を成膜した PDP の画質を評価した。評価は、数十ライン置きに点灯ライ

ン群と非点灯ライン群とが交互に並ぶ横ストライプパターンを表示させて目視検査によって行った。点灯ライン群の輝度レベルを最大輝度の約半分の「32」とした。すなわち、重みが「32」のサブフレーム $s_f 6$ のみを点灯させて黒ノイズが目立つようにした。点灯させるサブフレーム数が1であれば、1回のアドレスミスがフレーム全体の消灯として現れる。また、輝度レベルが「32」であれば、正しく点灯したときとそうでないときとの輝度差が大きい。上述のように先頭ラインから順に各ラインを選択してアドレッシングを行う場合には、各点*10

*灯ライン群における先頭ラインに最も近いラインで黒ノイズが発生し易い。ただし、常にアドレスミスが生じるとは限らないので、黒ノイズは発光のちらつきとして知覚される。

【0037】試作した各PDPの画質に対して表1に示す6段階の評価を行い、インピーダンスと画質との関係を調べた。

【0038】

【表1】

| 評価レベル | ちらつきの度合い |
|--------|-------------------------|
| 5 (最良) | ちらつきが無い |
| 4 | 断続的に数個程度のセルで生じる |
| 3 | ほぼ定常に数個程度のセルで生じる |
| 2 | 1ラインの大半のセルで定常に生じる |
| 1 | 2ラインの大半のセルで定常に生じる |
| 0 (最悪) | 3ライン以上のラインの大半のセルで定常に生じる |

【0039】図6のとおり、 1 cm^2 当たりのインピーダンスが $270\sim300\text{ k}\Omega$ の範囲で画質が最良であり、この範囲よりインピーダンスが小さくなるにつれ、また大きくなるにつれて画質が悪化する。評価レベル2より画質が低いと文字が読みづらくなるが、評価レベル3以上の画質であれば実用に問題はない。すなわち、画質の良品範囲に対応したインピーダンスの許容範囲は $230\sim330\text{ k}\Omega$ である。

【0040】図7は珪素の含有量と画質との関係を示すグラフである。タンタル基板にMgO膜を成膜して試料を作製し、発光分析法（ICP法）によって平面積 450 cm^2 の領域を対象にMgO膜の組成を調べた。また、タンタル基板への成膜と同時にMgO膜18を成膜するという要領でPDPを試作し、上述と同様の要領で画質を評価した。図7のとおり、画質の良品範囲に対応した珪素濃度の許容範囲は $500\sim10000$ 重量ppmであり、 $1000\sim8000$ 重量ppmの範囲において最良の画質が得られる。なお、試作した各PDPのMgO膜の組成を二次イオン質量分析法（SIMS）で調べたところ、ICP法による試料分析とほぼ同様の結果が得られた。

【0041】適量の珪素を含むMgO膜18は真空蒸着によって得ることができる。成膜においては、蒸着源としてペレット状のMgOとペレット状又はパウダ状の珪素化合物（二酸化珪素、一酸化珪素）とを混合して用いる。例えば、粒径 $5\sim3\text{ mm}$ 、純度99.95%以上のMgOペレットに二酸化珪素パウダを0.1重量%の割合で混合した材料を用い、ピアス式ガンを加熱源とする

反応性EB蒸着法により、真空度 $5\times10^{-5}\text{ Torr}$ 、酸素導入流量 12 sccm 、酸素分圧90%以上、レート 20 \AA/s 、膜厚 7000 \AA 、基板温度 150°C の条件で成膜した場合に、最良の評価レベル5に対応する珪素濃度 1400 重量ppmのMgO膜18が得られた。

MgOと珪素化合物との混合物の焼結体を蒸発源として用いてもよい。また、同様の焼結体をターゲットとする

30 スパッタリングによって、所望のMgO膜18を得ることも可能である。

【0042】

【発明の効果】請求項1乃至請求項10の発明によれば、点灯すべきセルが点灯しない黒ノイズの発生率を低減し、表示品質を高めることができる。

【図面の簡単な説明】

【図1】本発明に係るプラズマ表示装置のブロック図である。

【図2】フレーム分割の模式図である。

【図3】駆動シーケンスを示す電圧波形図である。

【図4】本発明のPDP1の内部構造を示す斜視図である。

【図5】インピーダンスの測定方法を示す図である。

【図6】MgO膜のインピーダンスと画質との関係を示すグラフである。

【図7】珪素の含有量と画質との関係を示すグラフである。

【符号の説明】

1 PDP (マトリクス表示デバイス)


50 18 MgO膜 (酸化マグネシウム膜)

30 放電空間
80 駆動ユニット（駆動装置）
A アドレス電極（第3の電極）
TA アドレス期間

TR リセット期間（初期化期間）
TS サステイン期間
X サステイン電極（第1の電極）
Y サステイン電極（第2の電極）


【図1】

本発明に係るプラズマ表示装置のブロック図




【図2】

フレーム分割の模式図




【図5】

インピーダンスの測定方法を示す図




【図6】

MgO膜のインピーダンスと面積との関係を示すグラフ




【図3】

駆動シーケンスを示す電圧波形図




【図4】

本発明のPDPの内部構造を示す斜視図



【図7】

珪素の含有量と品質との関係を示すグラフ



フロントページの続き

(72)発明者 岩崎 和英
鹿児島県薩摩郡入来町副田5950番地 株式
会社九州富士通エレクトロニクス内
(72)発明者 石本 学
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(72)発明者 岩瀬 信博
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内
(72)発明者 日高 総一郎
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内
(72)発明者 望月 昭宏
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内